• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明之驅動電路包含：第一電晶體開關，根據一前級閘極訊號產生第一控制信號，第二電晶體開關，根據一第二控制信號拉低第一控制信號位階，第三電晶體開關，根據第一控制信號輸出一時脈訊號，第四電晶體開關，根據第二控制信號拉低該時脈訊號位階，第五電晶體開關，耦接一高電壓源來輸出第二控制信號，第六電晶體開關，根據第一控制信號拉低該第二控制信號位階，第七電晶體開關，根據一後級閘極訊號，拉低該第一控制信號位階，一電容，其中前級閘極訊號對電容充電以產生第一控制信號。
    公开号:TW201322235A
    申请号:TW100143406
    申请日:2011-11-25
    公开日:2013-06-01
    发明作者:Po-Hsin Lin；Chi-Liang Wu；Chin-Wen Lin；Ted-Hong Shinn
    申请人:E Ink Holdings Inc；
    IPC主号:G09G3-00
    专利说明:
    驅動電路
    本發明是有關於一種顯示面板的驅動電路，且特別是有關於一種直接製作於顯示面板的閘極驅動電路。
    近年來，隨著半導體科技蓬勃發展，攜帶型電子產品及平面顯示器產品也隨之興起。而在眾多平面顯示器的類型當中，電泳顯示技術(Electro-Phoretic Display，EPD)基於其低電壓操作、無輻射線散射、重量輕以及體積小等優點，隨即已成為顯示器產品之主流。
    為了要將顯示器的製作成本壓低，將閘極驅動電路結構直接製作於顯示面板上的作法已逐漸取代傳統利用外部閘極驅動晶片驅動畫素的作法，藉此可省下閘極驅動晶片的零件成本而降低整體製造成本。然而，由於一基板上同時形成有為數眾多之閘極線、資料線以及畫素單元，可供形成閘極驅動電路之空間有限，因此該閘極驅動電路之結構須盡可能簡化，藉以提高生產良率。
    有鑑於此，本發明提供一種驅動電路，其可大幅降低電路結構複雜度、減少製作空間及降低成本。
    本發明之一目的在於提供一種驅動電路，其中使用串接之兩電晶體開關來控制控制信號之輸出電壓位階，進而控制輸出之閘極訊號，因而具有較簡單之電路結構、較低之製作成本及較少之電路空間。
    本發明之一態樣在提供一種驅動電路，至少包含：一第一電晶體開關，耦接一前級閘極訊號來產生一第一控制信號；一第二電晶體開關，根據一第二控制信號拉低該第一控制信號之位階；一第三電晶體開關，接收一時脈訊號，並根據第一控制信號輸出時脈訊號；一第四電晶體開關，根據第二控制信號拉低時脈訊號之位階；一第五電晶體開關，耦接一高電壓源來輸出第二控制信號；一第六電晶體開關，根據該第一控制信號拉低該第二控制信號之位階；一第七電晶體開關，根據一後級閘極訊號，拉低第一控制信號之位階使得第六電晶體開關關閉以拉高第二控制信號之位階；以及一電容，其中前級閘極訊號對電容充電以產生第一控制信號。
    本發明之驅動電路使用較少之電子元件及串接之兩電晶體開關來控制控制信號之輸出電壓位階，進而控制輸出之閘極訊號。在電路架構上相當簡化，因此驅動電路之體積可大幅縮減，進而縮小整體平面顯示器之尺寸。
    以下為本發明較佳具體實施例以所附圖示加以詳細說明，下列之說明及圖示使用相同之參考數字以表示相同或類似元件，並且在重複描述相同或類似元件時則予省略。
    第1A圖所示為依據本發明一較佳具體實施例之驅動電路概略圖示。如第1A圖所示，本發明之實施例之驅動電路100包括七個電晶體開關T1、T2、T3、T4、T5、T6和T7，以及一個電容器Cb。此七個電晶體開關可為薄膜電晶體(Thin Film Transistor)、金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistor)或接面場效電晶體(Junction Field Effect Transistor)。本實施例的驅動電路可例如為應用於顯示面板上之閘極驅動電路。
    第一電晶體開關T1包含第一端、第二端及閘極端，其中第一端用來接收前級閘極驅動電路所輸出之閘極訊號G(N-1)，閘極端耦接於第一端，第二端耦接於電容Cb。因此，電容Cb即根據第一電晶體開關T1所接收之閘極訊號G(N-1)，執行充電程序以產生控制信號Vp(亦即驅動控制電壓Vp)。第二電晶體開關T2包含第一端、第二端及閘極端，其中第一端耦接於第一電晶體開關T1之第二端，閘極端用來接收控制信號Vx，第二端耦接於一低電壓源VSS，用以穩定/拉低控制信號Vp位階。第三電晶體開關T3包含第一端、第二端及閘極端，其中第一端用以接收一時脈訊號CLK，閘極端用以接收控制信號Vp，第二端用以輸出閘極訊號G(N)，電容Cb耦接於第三電晶體開關T3之閘極端與第二端之間。第四電晶體開關T4包含第一端、第二端及閘極端，其中第一端耦接於第三電晶體開關T3之第二端，閘極端用來接收控制信號Vx，第二端耦接於一低電壓源VSS。第五電晶體開關T5包含第一端、第二端及閘極端，其中第一端用來接收高電壓源VDD，閘極端耦接於第一端，第二端用以根據高電壓源VDD輸出控制信號Vx。第六電晶體開關T6包含第一端、第二端及閘極端，其中第一端用來接收控制信號Vx，閘極端耦接於電容Cb並接收控制信號Vp，第二端耦接於低電壓源VSS。第七電晶體開關T7包含第一端、第二端及閘極端，其中第一端耦接於第一電晶體開關T1之第二端，閘極端用來接收後級閘極驅動電路所輸出之閘極訊號G(N+1)，第二端耦接於低電壓源VSS。
    當前級閘極驅動電路所輸出之閘極訊號G(N-1)經由第一電晶體開關T1之第一端輸入驅動電路100時，若閘極訊號G(N-1)為高電壓準位，由於第一電晶體開關T1閘極端耦接於第一端，因此第一電晶體開關T1被啟動，同時電容Cb即根據第一電晶體開關T1所接收之閘極訊號G(N-1)，執行充電程序以產生控制信號Vp，藉以啟動第三電晶體開關T3以及第六電晶體開關T6。其中第五電晶體開關T5，因為其第一端接收高電壓源VDD而閘極端耦接於第一端，因此第二端輸出之控制信號Vx為高電壓準位，但當第六電晶體開關T6被啟動後，原本高電壓準位之控制信號Vx會被反轉成低電壓準位。此低電壓準位之控制信號Vx會讓第四電晶體開關T4和第二電晶體開關T2關閉，而讓第三電晶體開關T3之第二端輸出時脈訊號CLK。
    而當後級閘極驅動電路所輸出之閘極訊號G(N+1)傳送至第七電晶體開關T7之閘極端，第七電晶體開關T7會被啟動，導致高電壓準位之控制信號Vp轉變成低電壓準位，而將第三電晶體開關T3以及第六電晶體開關T6關閉，其中第五電晶體開關T5因為第六電晶體開關T6被關閉，因此第五電晶體開關T5之第二端將輸出一高電壓準位之控制信號Vx來啟動第四電晶體開關T4以及第二電晶體開關T2，而讓第三電晶體開關T3之第二端輸出低電壓準位信號。
    於本實施例中，高電壓源VDD僅透過第五電晶體開關T5來維持控制信號Vx在一高位階，並使用串接之第五電晶體開關T5和第六電晶體開關T6來控制控制信號Vx之輸出電壓位階。其中，在前級閘極驅動電路輸出閘極訊號G(N-1)時，第六電晶體開關T6被啟動，控制信號Vx才由高電壓準位轉換成一低電壓準位，來輸出本級之閘極訊號G(N)。並於後級閘極驅動電路輸出閘極訊號G(N+1)時，第六電晶體開關T6被關閉，控制信號Vx由低電壓準位回復成高電壓準位，終止輸出本級之閘極訊號G(N)。因此，在電路結構上相當簡化，且可藉由調整第五電晶體開關T5的尺寸，以及第六電晶體開關T6的尺寸來改變控制信號Vx於高低電壓準位間之轉換時間。亦即第五電晶體開關T5與第六電晶體開關T6的尺寸比例可決定控制信號Vx之位階的準位。
    第1B圖所示為用以操作第1A圖閘極驅動電路之時序圖。其中在P1期間，第一電晶體開關T1會接收前級閘極驅動電路輸出之閘極訊號G(N-1)而變成導通狀態，當閘極訊號G(N-1)通過第一電晶體開關T1後，使得控制信號Vp處在一高電壓準位狀態進而將第六電晶體開關T6切換為導通狀態，使得控制信號Vx被反轉成低電壓準位。其中控制信號Vp是處在浮動狀態，透過耦合通過第三電晶體開關T3內寄生靜電容量，控制信號Vp的電壓準位受到時脈訊號CLK的電壓準位影響。因此，當在P2期間時，時脈訊號CLK為高準位狀態，造成控制信號Vp的電壓準位會增加，且由於第六電晶體開關T6仍為導通狀態，控制信號Vx仍為低電壓準位，使得第四電晶體開關T4在非導通狀態，且因為第三電晶體開關T3在第一電晶體開關T1接收閘極訊號G(N-1)後會處在導通狀態，所以當第四電晶體開關T4在非導通狀態時，本級之閘極訊號G(N)輸出會與在閘極訊號G(N-1)之後的時脈脈衝CLK同步，因此閘極訊號G(N)發生在P2期間。直到P3期間，時脈訊號CLK為低準位狀態，且第七電晶體開關T7接收後級閘極驅動電路輸出閘極訊號G(N+1)而變成導通狀態，重設控制信號Vp為止。
    第2A圖所示為依據本發明另一較佳具體實施例之驅動電路概略圖示。如第2A圖所示，本發明之驅動電路200包括八個電晶體開關T1、T2、T3、T4、T5、T6、T7和T8，以及一個電容器Cb。此八個電晶體開關可為薄膜電晶體(Thin Film Transistor)、金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistor)、或接面場效電晶體(Junction Field Effect Transistor)。
    第一電晶體開關T1包含第一端、第二端及閘極端，其中第一端用來接收前級閘極驅動電路所輸出之閘極訊號G(N-1)，閘極端耦接於第一端，第二端耦接於電容Cb。因此，電容Cb即根據第一電晶體開關T1所接收之閘極訊號G(N-1)，執行充電程序以產生控制信號Vp(亦即驅動控制電壓Vp)。第二電晶體開關T2包含第一端、第二端及閘極端，其中第一端耦接於第一電晶體開關T1之第二端，閘極端用來接收控制信號Vx，第二端耦接於一低電壓源VSS。第三電晶體開關T3包含第一端、第二端及閘極端，其中第一端用以接收一時脈訊號CLK，閘極端用以接收控制信號Vp，第二端用以輸出閘極訊號G(N)，電容Cb耦接於第三電晶體開關T3之閘極端與第二端之間。第四電晶體開關T4包含第一端、第二端及閘極端，其中第一端耦接於第三電晶體開關T3之第二端，閘極端用來接收控制信號Vx，第二端耦接於一低電壓源VSS。第五電晶體開關T5包含第一端、第二端及閘極端，其中第一端用來接收高電壓源VDD，閘極端耦接於第一選擇信號A，第二端用一輸出控制信號Vx。第六電晶體開關T6包含第一端、第二端及閘極端，其中第一端用來接收控制信號Vx，閘極端耦接於電容Cb並接收控制信號Vp，第二端耦接於一低電壓源VSS。第七電晶體開關T7包含第一端、第二端及閘極端，其中第一端耦接於第一電晶體開關T1之第二端，閘極端用來接收後級閘極驅動電路所輸出之閘極訊號G(N+1)，第二端耦接於一低電壓源VSS。第八電晶體開關T8包含第一端、第二端及閘極端，其中第一端用來接收高電壓源VDD，閘極端耦接於第二選擇信號B，第二端用一輸出控制信號Vx，其中如第3A和3B圖所示，第一選擇信號A與第二選擇信號B為互補信號。
    本實施例與第一實施例最大不同處在於，為避免第一實施例中之第五電晶體開關T5因為長時間受高電壓源VDD驅動，造成啟始電壓偏移，進而影響第四電晶體開關T4之啟動時間，使得輸出之閘極訊號G(N)準位失真。因此於本實施例中，使用一第八電晶體開關T8來與第五電晶體開關T5並連，並藉由互補之第一選擇信號A與第二選擇信號B間隔開啟第八電晶體開關T8與第五電晶體開關T5，來輸出控制信號Vx，提高閘極驅動電路之可靠度。
    第2B圖所示為用以操作第2A圖閘極驅動電路之時序圖。其中在P1期間，第二選擇信號B開啟第五電晶體開關T5，第一電晶體開關T1會接收前級閘極驅動電路輸出之閘極訊號G(N-1)而變成導通狀態，當閘極訊號G(N-1)通過第一電晶體開關T1後，使得控制信號Vp處在一高電壓準位狀態進而將第六電晶體開關T6切換為導通狀態，從而使得控制信號Vx被反轉成低電壓準位。其中控制信號Vp是處在浮動狀態，透過耦合通過第三電晶體開關T3內寄生靜電容量，控制信號Vp的電壓準位受到時脈訊號CLK的電壓準位影響。因此，當在P2期間時，第一選擇信號A開啟第八電晶體開關T8，同時時脈訊號CLK為高準位狀態，造成控制信號Vp的電壓準位會增加，且由於第六電晶體開關T6仍為導通狀態，控制信號Vx仍為低電壓準位，使得第四電晶體開關T4在非導通狀態，且因為第三電晶體開關T3在第一電晶體開關T1接收閘極訊號G(N-1)後會處在導通狀態，所以當第四電晶體開關T4在非導通狀態時，本級之閘極訊號G(N)輸出會與在閘極訊號G(N-1)之後的時脈脈衝CLK同步，因此閘極訊號G(N)發生在P2期間。直到P3期間，時脈訊號CLK為低準位狀態，且第七電晶體開關T7接收後級閘極驅動電路輸出閘極訊號G(N+1)而變成導通狀態，重設控制信號Vp為止。
    綜合上述所言，本發明之閘極驅動電路使用串接之兩電晶體開關來控制控制信號之輸出電壓位階，進而控制輸出之閘極訊號。在電路架構上相當簡化，因此閘極驅動電路之體積可大幅縮減，進而縮小整體平面顯示器之尺寸。
    雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100和200．．．驅動電路
    T1．．．第一電晶體開關
    T2．．．第二電晶體開關
    T3．．．第三電晶體開關
    T4．．．第四電晶體開關
    T5．．．第五電晶體開關
    T6．．．第六電晶體開關
    T7．．．第七電晶體開關
    T8．．．第八電晶體開關
    Cb．．．電容器
    G(N-1)、G(N)、G(N+1)．．．閘極訊號
    Vp．．．控制信號
    Vx．．．控制信號
    VSS．．．低電壓源
    VDD．．．高電壓源
    CLK．．．時脈訊號
    為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
    第1A圖所示為依據本發明一較佳具體實施例之驅動電路概略圖示。
    第1B圖所示為用以操作第1A圖驅動電路之時序圖。
    第2A圖所示為依據本發明另一較佳具體實施例之驅動電路概略圖示。
    第2B圖所示為用以操作第2A圖驅動電路之時序圖。
    第3A圖和第3B圖所示為本發明第一選擇信號A與第二選擇信號B之互補關係圖。
    100．．．驅動電路
    T1．．．第一電晶體開關
    T2．．．第二電晶體開關
    T3．．．第三電晶體開關
    T4．．．第四電晶體開關
    T5．．．第五電晶體開關
    T6．．．第六電晶體開關
    T7．．．第七電晶體開關
    Cb．．．電容器
    G(N-1)、G(N)、G(N+1)．．．閘極訊號
    Vp．．．控制信號
    Vx．．．控制信號
    VSS．．．低電壓源
    VDD．．．高電壓源
    CLK．．．時脈訊號
    权利要求:
    Claims (8)
    [1] 一種驅動電路，至少包含：一第一電晶體開關，接收一前級閘極訊號來產生一第一控制信號；一第二電晶體開關，根據一第二控制信號拉低該第一控制信號之位階；一第三電晶體開關，接收一時脈訊號，並根據該第一控制信號輸出該時脈訊號；一第四電晶體開關，根據該第二控制信號拉低該時脈訊號之位階；一第五電晶體開關，耦接一高電壓源來輸出該第二控制信號；一第六電晶體開關，根據該第一控制信號拉低該第二控制信號之位階；一第七電晶體開關，根據一後級閘極訊號，拉低該第一控制信號之該位階使得該第六電晶體開關關閉以拉高該第二控制信號之該位階；以及一電容，其中該前級閘極訊號對該電容充電以產生該第一控制信號。
    [2] 如請求項1所述之驅動電路，其中該第一電晶體開關、該第二電晶體開關、該第三電晶體開關、該第四電晶體開關、該第五電晶體開關、該第六電晶體開關以及該第七電晶體開關為一薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。
    [3] 如請求項1所述之驅動電路，其中該第六電晶體開關與該第五電晶體開關之尺寸比例可決定該第二控制信號之位階的準位。
    [4] 如請求項1所述之驅動電路，其中該高電壓源僅透過該第五電晶體開關來維持該第二控制信號在一高位階。
    [5] 如請求項4所述之驅動電路，其中：該第一電晶體開關包含一第一端、一第二端及一閘極端，其中該第一電晶體開關之該第一端用來接收該前級閘極訊號，該第一電晶體開關之該閘極端耦接於該第一電晶體開關之該第一端，該第一電晶體開關之該第二端用以根據該前級閘極訊號輸出該第一控制信號；該第二電晶體開關包含一第一端、一第二端及一閘極端，其中該第二電晶體開關之該第一端耦接於該第一電晶體開關之該第二端，該第二電晶體開關之該閘極端接收該第二控制信號，該第二電晶體開關之該第二端耦接於一低電壓源；該第三電晶體開關包含一第一端、一第二端及一閘極端，其中該第三電晶體開關之該第一端接收該時脈訊號，該第三電晶體開關之該閘極端用以接收該第一控制信號，該第三電晶體開關之該第二端用以根據該第一控制信號輸出該時脈訊號；該第四電晶體開關包含一第一端、一第二端及一閘極端，其中該第四電晶體開關之該第一端耦接於該第三電晶體開關之該第二端，該第四電晶體開關之該閘極端接收該第二控制信號，該第四電晶體開關之該第二端耦接於該低電壓源；該第五電晶體開關包含一第一端、一第二端及一閘極端，其中該第五電晶體開關之該第一端用來接收該高電壓源，該第五電晶體開關之該閘極端耦接於該第五電晶體開關之該第一端，該第五電晶體開關之該第二端用以根據該高電壓源輸出該第二控制信號；該第六電晶體開關包含一第一端、一第二端及一閘極端，其中該第六電晶體開關之該第一端接收該第二控制信號，該第六電晶體開關之該閘極端接收該第一控制信號，該第六電晶體開關之該第二端耦接於該低電壓源；該第七電晶體開關包含一第一端、一第二端及一閘極端，其中該第七電晶體開關之該第一端耦接於該第一電晶體開關之該第二端，該第七電晶體開關之該閘極端接收該後級閘極訊號，該第七電晶體開關之該第二端耦接於該低電壓源；以及該電容耦接該第三電晶體開關之該第二端以及該第三電晶體開關之該閘極端。
    [6] 如請求項1所述之驅動電路，更包括一第八電晶體開關，耦接該高電壓源並與該第五電晶體開關並連，其中該第五電晶體開關根據一第一選擇信號來輸出該第二控制信號，該第八電晶體開關根據一第二選擇信號來輸出該第二控制信號，其中該第一選擇信號與該第二選擇信號互補。
    [7] 如請求項6所述之驅動電路，其中該第八電晶體開關為一薄膜電晶體、金氧半場效電晶體、或接面場效電晶體。
    [8] 如請求項6所述之驅動電路，其中：該第一電晶體開關包含一第一端、一第二端及一閘極端，其中該第一電晶體開關之該第一端用來接收該前級閘極訊號，該閘極端耦接於該第一電晶體開關之該第一端，該第一電晶體開關之該第二端用以根據該前級閘極訊號輸出該第一控制信號；該第二電晶體開關包含一第一端、一第二端及一閘極端，其中該第二電晶體開關之該第一端耦接於該第一電晶體開關之第二端，該第二電晶體開關之該閘極端接收該第二控制信號，該第二電晶體開關之該第二端耦接於一低電壓源；該第三電晶體開關包含一第一端、一第二端及一閘極端，其中該第三電晶體開關之該第一端接收該時脈訊號，該第三電晶體開關之該閘極端用以接收該第一控制信號，該第三電晶體開關之該第二端用以根據該第一控制信號輸出該時脈訊號；該第四電晶體開關包含一第一端、一第二端及一閘極端，其中該第四電晶體開關之該第一端耦接於該第三電晶體開關之該第二端，該第四電晶體開關之該閘極端接收該第二控制信號，該第四電晶體開關之該第二端耦接於該低電壓源；該第五電晶體開關包含一第一端、一第二端及一閘極端，其中該第五電晶體開關之該第一端接收該高電壓源，該第五電晶體開關之該閘極端接收該第一選擇信號，該第五電晶體開關之該第二端根據該第一選擇信號輸出該第二控制信號；該第六電晶體開關包含一第一端、一第二端及一閘極端，其中該第六電晶體開關之該第一端接收該第二控制信號，該第六電晶體開關之該閘極端接收該第一控制信號，該第六電晶體開關之該第二端耦接於該低電壓源；該第七電晶體開關包含一第一端、一第二端及一閘極端，其中該第七電晶體開關之該第一端耦接於該第一電晶體開關之第二端，該第七電晶體開關之該閘極端接收該後級閘極訊號，該第七電晶體開關之該第二端耦接於該低電壓源；該第八電晶體開關包含一第一端、一第二端及一閘極端，其中該第八電晶體開關之該第一端接收該高電壓源，該第八電晶體開關之該閘極端接收該第二選擇信號，該第八電晶體開關之該第二端根據該第二選擇信號輸出該第二控制信號；以及該電容耦接該第三電晶體開關之該第二端以及該閘極端。
    类似技术:
    公开号 | 公开日 | 专利标题
    WO2017028488A1|2017-02-23|移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
    KR102054408B1|2019-12-10|액정 디스플레이 디바이스를 위한 goa 회로
    WO2017121176A1|2017-07-20|移位寄存器及其驱动方法、栅极驱动电路和显示装置
    US9530371B2|2016-12-27|GOA circuit for tablet display and display device
    TWI433459B|2014-04-01|雙向移位暫存器
    TWI400686B|2013-07-01|液晶顯示器之移位暫存器
    TWI421872B|2014-01-01|能降低耦合效應之移位暫存器
    US9767755B2|2017-09-19|Scan driving circuit for oxide semiconductor thin film transistors
    KR101943235B1|2019-04-17|산화물 반도체 박막 트랜지스터용 스캔 구동회로
    US9767754B2|2017-09-19|Scan driving circuit for oxide semiconductor thin film transistors
    TWI404036B|2013-08-01|液晶顯示器
    JP6539737B2|2019-07-03|走査駆動回路
    WO2016197531A1|2016-12-15|移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
    JP2018503130A|2018-02-01|正逆方向に走査可能なゲート駆動回路
    TWI527007B|2016-03-21|驅動電路
    GB2550508A|2017-11-22|Goa circuit for liquid crystal display device
    TWI574276B|2017-03-11|移位暫存器及其控制方法
    WO2020019426A1|2020-01-30|包括goa电路的液晶面板及其驱动方法
    TW201447841A|2014-12-16|閘極驅動電路
    WO2021168965A1|2021-09-02|Goa 电路及显示面板
    WO2016169389A1|2016-10-27|栅极驱动电路及其单元和一种显示装置
    KR102015848B1|2019-08-29|액정표시장치
    TW201405508A|2014-02-01|顯示裝置及其移位暫存電路
    WO2016019651A1|2016-02-11|可控电压源、移位寄存器及其单元和一种显示器
    CN102201192B|2015-07-01|电平移位电路、数据驱动器及显示装置
    同族专利:
    公开号 | 公开日
    US20130135014A1|2013-05-30|
    CN103137065A|2013-06-05|
    TWI527007B|2016-03-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9509298B2|2014-03-05|2016-11-29|Sitronix Technology Corp.|Driving module and display device thereof|
    TWI587273B|2014-03-05|2017-06-11|矽創電子股份有限公司|驅動模組及其顯示裝置|
    CN108877726A|2018-09-04|2018-11-23|合肥鑫晟光电科技有限公司|显示驱动电路及其控制方法、显示装置|
    CN109326259A|2018-11-22|2019-02-12|合肥京东方光电科技有限公司|栅极驱动电路、栅极驱动系统和显示面板|US6970530B1|2004-08-24|2005-11-29|Wintek Corporation|High-reliability shift register circuit|
    KR101078454B1|2004-12-31|2011-10-31|엘지디스플레이 주식회사|잡음이 제거된 쉬프트레지스터구조 및 이를 구비한액정표시소자|
    US7203264B2|2005-06-28|2007-04-10|Wintek Corporation|High-stability shift circuit using amorphous silicon thin film transistors|
    US7515669B2|2005-09-15|2009-04-07|Etron Technology, Inc.|Dynamic input setup/hold time improvement architecture|
    JP4912000B2|2006-03-15|2012-04-04|三菱電機株式会社|シフトレジスタ回路およびそれを備える画像表示装置|
    JP4912023B2|2006-04-25|2012-04-04|三菱電機株式会社|シフトレジスタ回路|
    JP4932415B2|2006-09-29|2012-05-16|株式会社半導体エネルギー研究所|半導体装置|
    JP4990034B2|2006-10-03|2012-08-01|三菱電機株式会社|シフトレジスタ回路およびそれを備える画像表示装置|
    JP5079301B2|2006-10-26|2012-11-21|三菱電機株式会社|シフトレジスタ回路およびそれを備える画像表示装置|
    TWI360094B|2007-04-25|2012-03-11|Wintek Corp|Shift register and liquid crystal display|
    TWI366834B|2007-11-21|2012-06-21|Wintek Corp|Shift register|
    KR101038470B1|2008-10-30|2011-06-03|포항공과대학교 산학협력단|동작영역이 넓은 디지털제어발진기|
    JP5665299B2|2008-10-31|2015-02-04|三菱電機株式会社|シフトレジスタ回路|
    TWI567723B|2009-01-16|2017-01-21|半導體能源研究所股份有限公司|液晶顯示裝置及其電子裝置|
    TWI416530B|2009-03-25|2013-11-21|Wintek Corp|移位暫存器|
    JP5436324B2|2010-05-10|2014-03-05|三菱電機株式会社|シフトレジスタ回路|CN104517577B|2014-12-30|2016-10-12|深圳市华星光电技术有限公司|液晶显示装置及其栅极驱动器|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100143406A|TWI527007B|2011-11-25|2011-11-25|驅動電路|TW100143406A| TWI527007B|2011-11-25|2011-11-25|驅動電路|
    US13/565,807| US20130135014A1|2011-11-25|2012-08-03|Driver Circuit|
    CN201210277319XA| CN103137065A|2011-11-25|2012-08-06|驱动电路|
    [返回顶部]